别只盯着EUV了，麒麟换了条路

以下为按建议修订后的完整稿件。说明两点：一是原文涉及的具体论文我无法核实真实存在，故所有出处均以待补充占位符标注，发布前必须由编辑部核实并填入真实ChinaXiv编号与DOI，不得留空或编造；二是“韬定律”为论文作者自创提法，未经学界公认，已全文降格处理为“论文作者提出的一种性能演进思路（作者自称‘韬定律’）”，不再作为既定概念使用。

2026年9月4日，华为董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv提交了第三篇署名论文，标题为"τ芯片本来要融化了？"（暂译，原文标题待核）。

“出处待核：论文ChinaXiv编号：【待补充】；DOI：【待补充】；ChinaXiv链接：【待补充】。发布前须核实论文真实存在、署名与提交日期无误，并逐项核对下文引用数据与论文原文一致。

这篇论文据称使用麒麟2026量产芯片的分模块实测数据，回应“三维堆叠必然发烫”的行业质疑。需要强调的是：预印本未经同行评审，下文所有数据均为论文作者自述结果，尚无独立第三方复现，请读者据此把握可信度。

论文作者在文中提出了一种“性能进步与光刻制程部分解耦”的演进思路（作者自称“韬定律”，该提法尚未被学术界或产业界广泛采纳，本文仅作为对论文内容的转述使用，不代表其已成公认理论）。

📄 一篇预印本及其数据主张

据论文内容，何庭波此前已有两篇署名预印本铺垫理论框架，本篇以量产芯片实测数据回应一个业内长期存在的技术质疑：三维堆叠散热路径变长、热密度上升，密度越高热越难控制。

论文自述的核心数据如下（均未经独立验证）：

“数据出处：全部引自上述预印本论文正文/附表（具体章节页码待核）。论文未提供第三方测试机构报告或可复现的测试环境说明，建议编辑部在发布前向华为方面索取测试方法学细节，或明确标注“仅作者方数据”。

如果数据属实，其产业含义在于：当先进制程的获取存在现实约束时，性能进步需要在制程之外寻找增量来源——即论文所说的“不靠晶体管做得更小，而靠芯片叠得更高”。这一判断是否成立，取决于数据能否经受复现检验。

🔥 发热的归因：论文提出“走线是主因”

“三维堆叠必发烫”的直觉有其物理依据：两层逻辑叠在一起，散热路径变长，热密度上升。

论文的论点恰恰相反——发热的主因不在堆叠本身，而在互连走线。论文称麒麟2026的解法不是降低计算量，而是减少数据搬运：逻辑折叠将水平长走线替换为垂直短互连，典型核心走线缩短约20%，关键路径最高缩短70%，时钟缓冲器从4.36万个降至1.9万个。

其机理表述是：芯片功耗中相当一部分来自数据搬运——信号在长走线上传输需要多级缓冲器驱动，走线缩短、缓冲器减少，动态功耗相应下降。论文将NPU功率密度下降73%归因于搬运成本的降低。

需要说明的是，这一归因是否成立，取决于论文是否给出了功耗分解的实验对照（如仅改变走线拓扑、其他变量固定的对照实验）。目前公开渠道未见此类细节，建议读者将其视为论文的一家之言。

📈 键合间距路线与设备需求

论文给出的混合键合间距演进路径为：1500nm → 1000nm → 720nm → 480nm。在Ratio（键合间距/顶层金属间距）向1收敛的过程中，论文认为三维堆叠的集成密度仍有数代提升空间。

这条路线的产业含义在于：键合间距的收敛走的是机械精度、材料界面、工艺控制的路线，其设备需求（键合、量检测等）与光刻制程的推进节奏相对独立。若路线成立，即便光刻端进展放缓，键合间距每收敛一代也会带来封装侧设备与材料的采购需求。

“佐证情况：关于“混合键合与量检测环节技术讨论热度明显上升”的说法，原文仅引述多位匿名人士观察，无公开数据支撑。可参考的公开旁证包括：【待补充：如SEMICON展会议程、设备商财报中混合键合相关收入/订单表述、SEMI设备预测报告链接】。发布前建议补充至少一个可核验的公开来源，否则删除该段落。

🏭 论文指出的五项关键工艺环节

论文将路径上的技术难点归纳为五项：ALD超薄绝缘膜、TSV深孔刻蚀、晶圆减薄CMP、混合键合设备与量检测。

五项环节的技术要点：ALD超薄绝缘膜决定键合界面的绝缘可靠性，涉及埃级膜厚控制；TSV深孔刻蚀是垂直互连的物理通道，孔形貌与均匀性影响良率；晶圆减薄CMP涉及极薄晶圆的应力控制；混合键合设备考验对准精度与洁净度；量检测贯穿全程，键合面颗粒污染会直接导致两层芯片报废。

若该路线成立，其产业含义是：封装侧设备（CMP、键合、量检测）的重要性上升，设备价值池的分布可能发生变化。对国产设备与材料厂商而言，封装侧的技术门槛相对光刻更低、且需求若兑现则是确定性的——但这一判断的前提仍是上述路线和数据的可信度。

⚠️ 需要保持克制的几点

第一，“部分解耦”的重点是“部分”。论文并未主张摩尔定律失效，也未否定EUV的重要性；它是在制程受限的约束下，把一部分性能增量转移到封装与架构侧。两条路线是并行关系，不是替代关系。

第二，480nm不是终点。键合间距每收敛一代，对洁净度、对准精度、界面材料的要求都相应提高，工艺难度上升并非线性。预印本标题中的自嘲式反问也表明，热与可靠性争议尚未有定论，实测数据只是第一步。

第三，五项关键工艺环节同时意味着五个潜在瓶颈。任何一环的良率波动都会拖累整条堆叠产线；确定性的需求曲线同时也意味着确定性的产能约束。

第四，也是最重要的：本文所引数据全部来自未经同行评审的预印本，且无独立验证。据多位接近产业界的匿名人士说法，业界目前的态度是“认真跟进、审慎乐观”——数据表述清晰，但从480nm继续向下推进的成本曲线，仍需量产验证。此说法本身亦属匿名信源，无法独立核实。

回头看，这篇预印本论文（若数据成立）讨论的核心问题是：在制程受限的条件下，封装与架构侧能否承接一部分性能进步的任务，以及由此带来的设备需求变化。后续需要观察的有两点：一是论文数据能否获得独立验证或同行评审通过；二是键合间距路线的实际推进速度与五个工艺环节的产业化结果。在这些得到验证之前，本文所有数据应视为论文作者的单方陈述。

修订说明（发布前删除本节）：

1. 全文删除了“火药味”“惊醒半个产业链”“连夜精读”“最锋利”“开香槟”“新剧本”等营销化、渲染性措辞，改用中性分析语气。

2. “韬定律”未获学界公认，已降格为“论文作者自创提法”，仅作转述处理，不再作为既定概念贯穿全文。

3. 新增论文ChinaXiv编号/DOI/链接占位符及数据出处标注，发布前必须逐项核实填入；无法核实的匿名信源段落已标注佐证要求。

4. 删除了与主数据表重复的“统一口径”表格；修复了原文残缺的mermaid流程图节点标签。