英伟达一纸要求，三星把订单递给台积电

一条两行的消息，撕开了存储与代工之间的产业边界。

据界面新闻援引的报道，三星电子计划采用台积电3纳米工艺，为英伟达生产下一代定制HBM的基底裸片（Base Die）。更关键的一句是：英伟达希望供应商统一制造工艺以确保性能一致性，已要求三星电子、SK海力士和美光三家存储巨头，在NVHBM的基底裸片生产中全部采用台积电3纳米工艺。

翻译成行业语言：存储三巨头，要在同一颗产品上、用同一家代工厂的同一代制程生产。这在存储业历史上极为罕见——而更罕见的是，三星电子将首次在HBM制造阶段，把关键工序送到老对手台积电的生产线上。

这不是一笔普通的订单，这是一次产业链权力坐标的重新标注。

🔀 三星第一次把HBM的“制造权”递了出去

三星电子是全球存储霸主——据TrendForce数据，其DRAM份额长期维持在40%上下，与SK海力士交替领先，NAND份额约30%。多年来，三星一直把“自产自用、全链闭环”当作对SK海力士的差异化优势。而现在，在HBM这个最高端、最值钱的存储产品上，三星要把自己产品的基底裸片，交给台积电代工。

基底裸片是HBM堆叠结构的“地基”——DRAM颗粒垂直堆在上面，颗粒之间的信号交换、供电和散热全靠这块逻辑晶片承载。地基用什么工艺、谁来做，直接决定整颗HBM的性能上限和良率下限。

过去这个环节，三星牢牢攥在自己手里。如今：

• 英伟达要求三家供应商基底裸片统一采用台积电3纳米；
• 三星电子首次在HBM制造阶段与台积电展开合作；
• SK海力士与美光执行同一标准。

产业逻辑其实很清楚：HBM早已不是传统意义上的“内存条颗粒”，而是“DRAM堆叠＋逻辑基底＋先进封装”三位一体的复合产品。以JEDEC于2025年4月正式发布的HBM4标准（JESD270-4）为例，接口位宽从HBM3E的1024-bit翻倍至2048-bit，单栈容量最高36GB（12-Hi），单栈带宽超过2TB/s——布线密度、供电复杂度大幅提升，基底裸片必须借助最先进的逻辑制程才能承载。当产品形态变成这样，价值链的重心就从存储颗粒厂单方面掌控，滑向了存储厂与代工厂共治。三星电子此次让出基底裸片，本质是承认了一个事实——在逻辑工艺上，台积电3纳米就是当前最稳的那块地基。

🎯 英伟达要的不是便宜，是“整齐划一”

再看需求端的逻辑，这才是整个事件的真正引擎。

一个百万卡级别的AI集群，如果三家供应商的HBM因为基底裸片工艺不同，导致信号延迟、功耗、频率分布出现差异，整机的调校难度会指数级上升。同一批到货的HBM，有的能跑满频率，有的散热裕量偏紧——对英伟达来说，这是交付节奏和产品口碑的双重风险。参照历史：2024年SK海力士率先通过HBM3E认证、3月即向英伟达H200供货，而三星电子HBM3E的认证多次受挫，直接导致2024年全年HBM订单约六成集中流向SK海力士（据TrendForce估计）。认证节奏的先后，就是出货节奏的先后。

所以英伟达给出的解法极其朴素：都别自作主张，基底裸片统一用台积电3纳米，把性能基线拉齐。

注意，这不是压价，而是“定标准”。供应链里有句老话：谁定义规格，谁是链主。过去存储厂自己决定DRAM怎么迭代、什么时候换工艺，客户排队接货；现在，最大的AI加速器厂商直接指定了制造工艺节点。这种“客户倒灌上游”的权力结构，是AI时代供应链最显著的变化。

用一张四象限图看清当前各方的站位（坐标为定性判断，非量化数据）：

台积电凭3纳米工艺卡进高工艺依赖区间，SK海力士凭先发的HBM客户绑定坐稳领跑位，三星电子两条线都在追赶，美光则在高带宽内存上快速补课。三家被拧到同一条产线规格上，短期能入场的门槛被拉平，但长期看，比拼又回到了各自的堆叠良率和封装能力上。

📉 三星的拧巴：左手要赢回HBM，右手送出代工筹码

这一步棋，三星走得并不从容。

先看可核实的认证时间线：

• SK海力士：2024年3月率先向英伟达H200交付HBM3E，2025年9月宣布完成HBM4与英伟达GPU的兼容性验证并进入量产准备，进度全球领先；
• 美光：2024年2月宣布HBM3E量产、3月随H200出货，2024年下半年HBM份额提升至20%以上（公司口径），HBM4计划2025年内送样；
• 三星电子：HBM3E认证进度多次落后于SK海力士，2025年才逐步通过部分规格验证；HBM4尚处在认证阶段——此次把基底裸片交给台积电，正是为加速通过英伟达下一代认证。

HBM订单几乎是当下存储业最肥的一块肉——AI服务器对传统DRAM需求拉动有限，真正暴涨的溢价全在堆叠内存上。市场研究机构对HBM市场规模的预测普遍指向2026年超过300亿美元、年复合增速约40%。三星不能缺席，但也无法再靠“全链自产”证明自己了。

与此同时，三星的代工业务长期处在“先进制程有技术、但订单吃不饱”的状态：据公开报道，其SF3（3纳米GAA）月产能大致在3万–5万片量级，而台积电N3家族月产能已攀升至15万–18万片，且N2于2025年下半年量产爬坡。这一次，等于三星用自己的HBM产品，为对手的3纳米产线贡献了确定性订单。

业内私下流传一种说法：这笔交易本质是“用代工订单，换HBM入场券”——基底裸片这一环让给台积电，换来的是下一代HBM在英伟达供应链里的确定性身份。（注：以上为分析假设，非已证实的事实；订单的具体金额、投片规模双方均未披露。若按英伟达2026年起HBM4对应数百万颗GPU出货量粗估，基底裸片对3纳米的月投片拉动或在数万片级别。）

把五方的处境放进一张表里看会更直观：

🏭 权力重心上移：存储与代工的边界开始溶解

把镜头拉远，这件事的意义远超一笔订单。

第一，HBM的价值结构正在被重写。传统DRAM是纯存储产品，比的是颗粒密度和成本；HBM时代，逻辑基底、中介层、先进封装一起决定最终性能。存储厂第一次要在自己最核心的产品上，大规模外购逻辑代工能力。这条边界一旦打开，未来很难再关上。

第二，台积电的“全栈化”又进了一步。从先进逻辑制程（N3月产能15万片以上），到CoWoS先进封装（2025年月产能规划已翻倍至约7万片级别），再到如今HBM的基底裸片——AI加速器里所有“难而贵”的环节，正在系统性地汇入同一家工厂。对客户而言这当然省心：一个电话打通整条链。但整个半导体产业对单一节点的依赖，也在同步加深。而台积电3纳米的产能本身，还同时要伺候手机SoC等大客户——苹果、高通、联发科的旗舰芯片是N3的既有主力客户。（分析假设：HBM基底裸片订单进入N3排产之后，非AI大客户的产能配额可能被挤压，先进制程代工报价存在进一步上行的压力。）

第三，需求侧的话语权完成了交接。过去存储业的节奏由三星、海力士的资本开支周期主导；现在，英伟达用一份规格要求，就让三大存储厂在同一个产品上统一工艺。AI算力军备竞赛的资金体量——头部云厂商单年资本开支已达千亿美元级——大到足以让上游改变几十年的行事习惯。

最后，用一张结构图收拢英伟达这套打法的完整逻辑：

小结

三星电子用台积电3纳米给英伟达生产HBM基底裸片，表面是一次代工合作，内核是AI时代产业链权力的重新分配：规格由系统厂商定义，关键制造向代工龙头集中，存储巨头学会在别人的产线上保住自己的位置。

往前看，这只是第一张多米诺。HBM4标准已经落地（2048-bit接口、最高36GB单栈），基底裸片之后，堆叠工艺、封装产能、中介层技术的每一环，都会被重新议价。存储与代工的边界，回不去了。

注：文中产能、份额、时间线等数据来自JEDEC标准文件、公司公告及TrendForce等第三方机构的公开报道，仅供参考；明确标注“分析假设”的内容为作者基于公开信息的推演，非已证实事实。