三星电子+SK海力士+台积电！高通HBC架构迎来强援 初代产品预计明年出货

<img src="https://image.cls.cn/images/20260827/bxo8RT87c3_2056x1157.png" /><br /><p><strong>《科创板日报》8月27日讯</strong> 据韩媒报道，三星电子、SK海力士正与高通积极合作，共同推进高带宽计算（HBC）芯片的商业化。</p> <p>当地时间8月26日，高通公司执行副总裁杜尔加·马拉迪（Durga Malladi）在“德意志银行2026科技大会”上透露：“在最近的投资者日活动上，我介绍了HBC的优势以及HBM的不足之处后，立即前往韩国，与两家主要的内存制造商进行了会面。” </p> <p>他补充道：“起初，我以为这两家制造商会强烈反对，但实际上，他们积极主动地提出了在HBC项目上的合作。”目前，<strong>这两家内存制造商正在同步推进HBC的研发，同时也在推进各自的HBM研发战略。</strong>从具体分工来看：</p> <blockquote> <p>在HBC制造中，高通承担设计和系统集成的角色。它负责制造DRAM芯片下方的计算芯片，并提供TSV设计。</p> </blockquote> <blockquote> <p>三星电子和SK海力士负责DRAM芯片的堆叠。他们计划与台积电合作，整合各项技术和封装工艺。</p> </blockquote> <p>据悉，<strong>第一代HBC产品将于2027年实现商业化和出货，目前已送至高通实验室进行验证。</strong>后续该产品将集成到高通AI加速器AI250中。除此之外，搭载第二代HBC的AI300计划于2028年发布。</p> <p>今年6月，高通正式发布了HBC技术，HBC芯片由多个低功耗DRAM（LPDDR）芯片垂直堆叠而成，并置于加速芯片（XPU）之上。与HBM类似，HBC也采用硅通孔（TSV）工艺进行3D堆叠，与计算芯片和内存芯片水平连接方式相比，这种结构能够实现更高的数据传输带宽。</p> <p>据高通公布的数据，完整加速器级别下，HBC单位功耗带宽是HBM的6倍；单位功耗存储容量是静态存储SRAM的200倍。</p> <p>高通执行副总裁兼数据中心负责人托尼·皮亚利斯（Tony Pialis）表示：“GPU和HBM内存不断交换数据，产生大量热量并消耗大量电力。”他指出：“这种方式已经无法满足AI模型快速增长的需求，亟需创新。”他将HBC定位为能够弥补HBM结构性缺陷的替代方案。</p> <p>海通国际证券认为，HBC契合当前推理算力需求快速增长、HBM供应紧张及客户关注单位token成本下降的大趋势；若后续性能和生态验证顺利，高通有望在对成本和功耗敏感的推理场景中建立差异化竞争力。</p>