资讯🔥9.0

麒麟 2026 芯片晶体管密度暴涨 55%,华为何庭波更新韬定律论文

IT之家·2026/9/4 13:09:06🔗 原文

📋总体概括

华为工程师何庭波在预印本论文中披露τ(韬)缩放定律,在无法使用EUV继续缩小制程的背景下,华为转而压缩芯片内部信号传输特征延迟,以逻辑折叠加3D混合键合实现电路多层垂直堆叠。麒麟2026作为首款落地该理论的移动SoC,键合节距达1.5μm、垂直互连5000万根,晶体管密度从1.55亿/平方毫米提升至2.38亿/平方毫米,增幅55%;麒麟2027已做到1μm节距、互连破1亿根。这为绕开先进光刻限制提供了另一条性能路线。

关键信息

  • 何庭波在预印本论文中提出τ(韬)定律:不再缩小晶体管,而是压缩芯片内部信号传输特征延迟
  • 核心技术逻辑折叠依靠3D混合键合,将平面电路拆为多层垂直堆叠裸片,用垂直走线替代漫长水平走线
  • 麒麟2026为首款落地逻辑折叠的移动SoC,实现1.5μm键合节距、5000万根垂直互连
  • 麒麟2026晶体管密度从1.55亿/平方毫米升至2.38亿/平方毫米,单代增幅55%
  • 麒麟2027键合节距已达成1μm、垂直互连突破1亿根,华为预计三年内实现720nm顶层金属节距

🔥犀利点评

在没有EUV的牌桌上,华为用3D堆叠和垂直互连换了条赛道,密度数据确实亮眼。但要泼冷水:把混合键合当器件工序做1.5μm节距,良率、散热和成本才是真正的考验,论文里那句「本该过热烧毁」恰恰说明行业对这条路的疑虑未消。密度暴涨55%是单点突破,距离成熟替代摩尔定律缩放还有很长的工程验证期。

本文由本站自动聚合,以下为原始来源:前往 IT之家 阅读全文