供应链
FPGA IP加速确定性网络
原标题: FPGA IP加速确定性网络
📋总体概括
加拿大FPGA设计服务商Orthogone发布了Ultra-Low-Latency(超低延迟) FPGA IP组合,包含面向网络与数据搬运的IP核,目标平台锁定AMD UltraScale+与Versal系列。这套IP瞄准的是确定性网络(deterministic networking)场景,即要求时延低且抖动可控的应用,如金融交易、工业实时控制与电信基础设施。借助FPGA硬件并行与可定制流水线,Orthogone声称可在标准FPGA平台上实现远超通用处理器方案的确定性转发能力。对AMD而言,生态伙伴在其新一代Versal自适应SoC上布局低延迟IP,有助于巩固其在高性能实时计算领域的竞争力。
⚡关键信息
- ▸Orthogone发布Ultra-Low-Latency FPGA IP组合,主打网络与数据搬运IP核
- ▸IP核适配AMD UltraScale+与Versal两大FPGA/自适应SoC平台
- ▸目标应用为确定性网络,强调超低时延与时延抖动可控
- ▸方案面向金融交易、工业实时、电信基础设施等对时延敏感的领域
- ▸AMD Versal作为较新平台获得第三方IP支持,生态持续扩展
🔥犀利点评
FPGA在确定性低延迟网络上的价值早已被金融高频交易验证过,Orthogone这类IP厂商本质是把验证过的设计资产标准化再卖一遍——门槛不在技术本身,而在对新平台Versal的适配速度。对AMD来说,第三方IP的多少直接决定Versal能否从「 demos很漂亮」走向真实订单,所以这条新闻与其说是Orthogone的产品发布,不如说是AMD生态建设的一块拼图。确定性网络这个赛道不大,但客单价和粘性都很高。
📰 相关资讯(与本文相关的其他资讯)
本文由本站自动聚合,以下为原始来源:前往 EDN 阅读全文 →