AI狂欢的地下室，三场暗战开打
潜伏16年的UEFI漏洞、英伟达预付款锁产能、DUV三次曝光追平EUV，三条新闻共同指向算力竞争的重心下沉：启动链、封测产能与光刻工艺这些看不见的底座，正在决定下一轮周期的胜负归属。
2026年10月下旬的三条新闻，表面毫无关联：一个潜伏16年的固件漏洞、英伟达的巨额预付款、以及三次DUV曝光追平一次EUV的拆解报告。但把它们叠在一起看，指向同一件事——算力竞争的主战场，正在从台面上的芯片参数，下沉到台面下的底座：启动链、封测产能、光刻工艺。
谁控制了看不见的层，谁就控制了看得见的胜负。
🔒 一段504字节的代码，撬动了整个信任根
最危险的漏洞，往往藏在开机之前。
据WinFuture近日披露，编号CVE-2026-97631的UEFI固件漏洞已潜伏长达16年，CVSS严重性评分高达9.5分（满分10分）。漏洞根植于开源UEFI参考实现TianoCore EDK II的PXE基础代码驱动中——EDK II正是AMI、Insyde、Phoenix等主流UEFI供应商以及微软Project Mu构建固件的基础。
技术根源朴素得让人后背发凉：PXE驱动在处理ICMP错误消息时，会把数据复制到一个固定504字节的缓冲区，但长度校验写错了，超长消息可以直接覆盖相邻内存区域。攻击者只需在目标系统进行PXE网络引导时发送特制ICMP错误报文，就能在UEFI环境中执行代码。
真正要命的是攻击窗口：恶意代码在Secure Boot和TPM度量启动完成之前就能运行，等于绕过了本应保护启动链的全部防线。虽然初始载荷不具备持久性，但它为植入更深层的固件级恶意组件创造了条件——⚠️ 一旦固件被污染，重装系统毫无意义。
好消息是利用条件并不宽松：攻击者必须能向目标系统的PXE引导过程发送ICMP错误消息，也就是说威胁来自同一局域网内的恶意内部人员或已渗透的攻击者，而非随意的互联网扫描。这决定了它更像APT武器库里的存货，而不是勒索团伙的快消品。
| 主体 | 修复状态 |
|---|---|
| TianoCore 上游主分支 | 10月15日已修复，尚无稳定版包含补丁 |
| AMI / Insyde / Phoenix | 均使用受影响组件，需各自发布固件更新 |
| 微软 Project Mu | 使用受影响组件 |
| Red Hat | RHEL 8/9/10的edk2标记为受影响且无勘误 |
| Debian / SUSE | 多个版本同样处于未修复状态 |
产业逻辑很清楚：EDK II作为开源参考实现被几乎所有固件厂商复用，一个上游缺陷就是全行业的单点故障。更麻烦的是固件补丁的落地周期以月甚至年计——企业要刷BIOS、要停机窗口，据多位产业链人士的看法，这类漏洞的完整修复往往要拖到下一次硬件迭代。普通家用电脑风险有限，仅从硬盘或SSD启动的系统不受影响；真正的暴露面，是配置了PXE网络引导的服务器、存储设备和企业终端——而这恰恰是数据中心批量部署最依赖、也最密集的场景。
💰 英伟达买的不是GPU，是别人2028年的车间
当需求大到产能说了算，链主就开始替全行业付定金。
黄仁勋的说法很直白：市场需求庞大，但产能供给存在制约。于是英伟达向基板、封装、CPO领域的6家企业支付预付款锁定产能——注意，不是签意向书，是真金白银打预付款。
| 领域 | 企业 | 动作与关键节点 |
|---|---|---|
| 基板 | 揖斐电 | 获数十亿美元规模预订，大野工厂产能提至3倍，2028年Q1投产 |
| 基板 | 三星电机 | 世宗、釜山工厂设备升级及新厂建设 |
| 基板 | 欣兴电子 | KF工厂扩建，明年Q2起扩产，2028年年中满负荷 |
| 先进封装 | 安靠 | 韩国光州扩产，2028年末中介层晶圆产能提升300%以上 |
| 测试 | 京元电子 | 获11亿美元预付款，明年测试产能翻倍；美国新厂明年4月量产，新加坡明年2月大规模生产 |
| CPO | 矽品精密 | 台湾扩CPO光学引擎产能，明年中期提至15倍，2028年末再翻倍 |
三年内把封装基板产能提升至2.5倍，这不是常规资本开支，是用现金把2028年的排期提前焊死。事实也在验证一个判断：封装基板与先进测试才是AI芯片真正的瓶颈段——比流片更难排队的，是ABF载板和老化测试。
📈 尤其值得琢磨的是CPO产能15倍这个数字：下一代光信号零部件不是概念验证，是按量产爬坡的节奏在备货。而连锁反应同样现实——头部供应商的产能被一家锁死后，其他AI芯片玩家（包括自研ASIC的云厂商）拿产能的成本和难度会同步上升。预付款表面是供应链保险，实质是排他性卡位。
🔬 三次曝光追平一次EUV，这笔账居然算得过来
被卡住脖子的人，最后都成了极限工程专家。
最新拆解数据给出了硬指标：在不使用EUV的情况下，中国厂商的第三代7nm级N+3工艺，最小金属间距仅32.5nm，比英特尔18A工艺在Panther Lake上使用的36nm还要紧凑约10%；晶体管密度达到约113.4 Mtr/mm²，高于台积电N6工艺的107.7 Mtr/mm²。这是纯DUV光刻交出的成绩单。
| 指标 | 中国厂商N+3 | **英特尔**18A | **台积电**N6 |
|---|---|---|---|
| 最小金属间距 | 32.5nm | 36nm | — |
| 晶体管密度 | 约113.4 Mtr/mm² | — | 107.7 Mtr/mm² |
| 是否使用EUV | 否（DUV多重曝光） | — | — |
实现密度的关键是自对准四重曝光（SAQP）与设计工艺协同优化（DTCO）的深度结合：在最精细的金属层上，用四次图案化替代EUV的一次曝光，配合减少鳍数量、收紧单元间距，把DUV的分辨率天花板硬生生顶了上去。
这笔账在经济上居然是成立的。Fractilia联合创始人Chris Mack指出，业内普遍认为193nm浸没式DUV做三次曝光的成本，大约与EUV一次曝光持平。也就是说，DUV多重曝光并非不计代价的蛮干，而是设备受限下仍然具备经济可行性的工程路径。
设备端也在同步补位。据The Information报道，国产浸润式DUV曝光机已进入量产阶段、首批设备已交付，2026年预计生产约5台，2027年扩至约20台。
但要克制一点：别急着宣布路线切换完成。多重曝光的真实代价藏在别处——晶圆要在光刻与刻蚀之间反复进出，占用产能、拉长周期、侵蚀良率。5nm级是纯DUV的工程极限区，再往更先进节点走，成本曲线会陡峭到不经济。这条路线的真正意义在于“能做、养得活”：当设备自主与工艺突围形成合力，DUV就从权宜之计变成了可持续维护的工程选择——临时桥和公路，是两种东西。
🧭 三条新闻，同一个答案：胜负在看不见的层
台面上的参数决定发布会好不好看，台面下的底座决定这场仗能不能打完。
把三件事串起来看：固件层，一个上游开源组件的长度校验错误，让全球服务器的信任根裸奔了16年；封测层，链主用预付款把2028年的产能提前焊死在自己手里；制造层，被限制的一方用三次曝光把分辨率顶到了5nm级。共同点是——竞争的颗粒度在下沉，从“芯片参数”下沉到启动链、载板、曝光次数这些消费者永远看不见的地方。
对从业者的三个提醒：
1. 把固件供应链当作独立风险面管理。EDK II补丁进入稳定版之前，是整个行业的真空期，PXE引导的服务器该评估就评估；
2. 评估AI算力供应商时别只看GPU型号，要看它在基板、封测、CPO上的排期能否兑现——产能承诺不等于产能；
3. 评价制造能力别只看“几纳米”，间距、密度、曝光次数背后的良率与成本，才是真账本。
10月的这三条新闻没有一条上过热搜，但它们比多数发布会更值得记住。底座时代的竞争规则很朴素：谁在启动前、封装后、曝光里多算一步，谁就在下一轮周期里多拿一分筹码。
接下来值得盯的信号也很具体：EDK II的稳定版补丁何时落地、2028年那批基板产能是否如期点亮、以及国产DUV的2027年20台能否兑现。底座之战没有发布会，只有交付日。