美光宣判4F²，DRAM只能竖着长了

在半导体行业，给一项研究了二十多年的技术下达'死刑判决'，比发布一项新技术要罕见得多。

10月22日，美光（Micron）在2026年度技术网络研讨会上干了这件事：官方口径明确，4F² DRAM由于复杂度和成本上的不足，没有可行的规模化路径。在传统2D 6F² DRAM尺寸收缩逼近物理极限的背景下，美光选择3D DRAM作为未来的发展主轴。

这不是一家公司的技术偏好问题。内存行业过去二十年靠'平面微缩+节点演进'吃饭，如今游戏规则要换了——从'把晶体管做小'转向'把芯片立起来'。这背后的技术取舍、产业博弈和对AI需求的押注，才是这份判决书真正值得细读的地方。

📐 二十年探索，一纸无路径判决

先说场景。在这场研讨会上，美光没有像往常发布会那样堆参数，而是罕见地做了一道'排除题'：4F²架构——业内讨论了二十多年的DRAM微缩方案——被排除出规模化选项。

4F²是什么？简单说，传统6F² DRAM单元里，电容和晶体管各占一块面积；4F²方案把电容'藏'到晶体管下方，理论上能把单元面积再砍三分之一。听上去很美，但问题在于：垂直电容与晶体管的集成复杂度急剧上升，刻蚀、沉积、接触工艺全都要重来，良率爬坡的代价远超面积收益。

有意思的是，业界在这个问题上已经出现了明显的路线分化：

• 长鑫存储此前表示，计划在年内推出4F² & BV DDR5 RDIMM——还在押4F²，并叠加背部供电（BV）做差异化；
• 有消息称三星电子在首代亚10nm级DRAM上已经放弃4F²路线；
• 美光则直接宣判：这条路径整体'无解'。

据多位接近产业链的人士透露，几家头部厂商内部对4F²的成本模型早就分歧严重，'各家算出来的账不一样，敢不敢上量产线是另一回事'。

产业逻辑其实很清晰：NAND当年平面微缩到头，直接跳3D堆叠，一路堆到今天；DRAM正在复制这个剧本，只是难度更高——DRAM单元里的电容对结构极其敏感，立体化的工程挑战远大于NAND。既然横向省面积的4F²不划算，那就把整颗芯片立起来做，这是美光的答案。

🪜 1δ良率爬坡：当下的现金牛

抛开未来，先看美光手里正在打的两张牌。

第7代10nm级DRAM节点1δ已进入良率爬坡阶段。这是美光当前最重要的量产节点，官方给出的核心指标是：约25%的代际存储密度提升，同时拥有优化的成本。翻译一下：同样的晶圆切出更多容量，单位成本还降了——这对当下被HBM和服务器DDR5挤爆产能的内存厂来说，就是利润本身。

更关键的是应用面。美光明确表示1δ将广泛用于HBM5、vHBM、vEIM、LPDDR、DDR全线产品。也就是说，从AI加速器旁边最贵的HBM，到手机里的LPDDR，再到传统服务器内存，全部跑在同一个节点底座上——一颗节点吃下所有下游，这是典型的高杠杆布局。

把美光披露的节点路线整理成一张表：

用时间轴看更直观（节点先后关系来自美光披露，时间为示意推演）：

判断很直接：美光把风险切成了四段，每0.5代压一次注。1δ稳住当下现金流，1ε赌键合工艺，ζÅ赌下一代光刻机，ηÅ赌新材料——没有任何一步是'全押'，这是老牌存储大厂的生存打法。

🔗 1ε偷师HBM：晶圆键合下放

美光下一代路线图里最值得盯的一个词，是晶圆键合。

这个技术对关注HBM的读者并不陌生。HBM之所以能'竖'起来，靠的就是把多颗DRAM裸片用混合键合或微凸点方式堆叠；而美光计划在第8代10nm级节点1ε上，把键合技术用回DRAM芯片内部。官方还补了一句分量很重的话：DRAM的CMOS逻辑电路也将实现3D化，带来显著的性能改进。

这为什么重要？今天的DRAM芯片里，存储阵列只占一部分面积，外围还有大量读放、译码、控制逻辑。晶圆键合+CMOS 3D化意味着：把外围电路'搬'到阵列下方或另一层晶圆上，让有效存储面积占比大幅提升，同时缩短信号路径、提升性能。用整个供应链的故事来串一遍：

一句话概括这个转折：内存芯片的摩尔定律，正在从'光刻驱动'转向'键合驱动'。过去拼的是EUV套刻精度，未来还要拼键合对准精度、晶圆减薄良率、异构集成能力——这些恰恰是存储厂过去在HBM上积累的能力，现在反哺回DRAM本体的制造。

有产业链人士私下评价：'美光等于是把HBM上练的功夫，打包带回DRAM节点里用了，一鱼两吃。'

🧪 ζÅ与ηÅ：High NA EUV和新材料的赌局

越过1ε，是更激进的亚10nm时代。

第1代亚10nm级节点ζÅ已进入早期开发阶段，核心变量是导入High NA EUV光刻。High NA EUV是ASML下一代光刻方案的代名词，更高的数值孔径意味着更精细的图形分辨率，但也意味着：设备单价进一步暴涨、产能初期爬坡缓慢、整套制程的掩膜方案要重新设计。存储行业利润率本就周期性剧烈波动，敢在DRAM上首发押注High NA，本身就是一场资本豪赌。

第2代亚10nm级节点ηÅ则更'虚'——美光自己都用了'正在寻路'的说法，计划通过应用新材料延续微缩。也就是说，连路线图最远处的那颗星，美光也还没有完全锁定航向。这种坦诚在发布会话术里其实不多见，侧面说明亚10nm DRAM的技术不确定性有多高。

把美光这套路线的本质拆开看，是一张典型的'冰山结构'：

判断：未来五年DRAM的竞争壁垒，会从'能不能做出节点'转向'能不能用合理成本把节点量产'。High NA EUV和材料是明牌，键合产能和良率组织能力才是水面之下的胜负手。

⚔️ 三条路线，一个方向

把视野拉开，这场DRAM路线之争其实是一场三方各自下注的博弈。

美光的牌面：1δ良率爬坡在手，1ε键合接棒，全面转向3D DRAM，风险分段释放；三星电子在首代亚10nm上放弃4F²，方向上与美光趋同，但其在HBM上的追赶压力会牵制资源；长鑫存储则还在年内推4F² & BV DDR5 RDIMM，走的是'在成熟框架内挖潜+差异化'的追赶路线。用四象限摆一下各自的处境（坐标为定性判断）：

这里要克制地看一个问题：长鑫押4F²并不等于'押错'。对后发厂商而言，在现有设备体系内榨取4F²的面积红利，是资本开支最可控的路径；而对全球龙头来说，提前卡位3D DRAM的专利、工艺与键合产能，是在为2030年代布局。同一个技术节点，不同身位的厂商算的是两笔账。

但大方向上，三家其实正在收敛到同一个答案：DRAM的尽头是立体。区别只是谁先迈、迈多快、用什么姿势迈。而驱动这一切收敛的，是同一个需求引擎——AI。HBM5、大容量服务器内存对位密度和带宽的渴求，让'密度提升25%'这样的代际指标从技术新闻变成了真金白银的订单。

🎯 小结：平面叙事终结之后

美光这份4F²'判决书'，本质上是内存行业的一个分水岭信号：平面微缩的性价比已经不够看了，未来十年的DRAM竞争，核心战场是晶圆键合、CMOS 3D化和High NA EUV。

接下来值得盯三个点：一是1δ的良率爬坡速度与HBM5放量节奏；二是1ε键合DRAM何时给出首批实测性能数据；三是High NA EUV在存储端的首次量产落地。谁先把'竖着长'做成量产常态，谁就握住AI内存时代的定价权。