没有EUV，3nm的门开了一条缝

`markdown

9月18日，中国科学院发布了一则消息，在半导体圈内引起轰动：一种新型全环绕栅极（GAA）晶体管架构在DUV光刻机上实现了开关比超过50万倍的性能表现，理论上可达到3nm等效性能。这一突破发表在《Science Advances》期刊上，由中国科学院微电子研究所的研究团队完成，验证条件包括使用DUV光刻机和特定的半导体材料。

标题虽引人注目，但真正重要的是其背后的意义：即便在没有EUV光刻机的条件下，中国芯片产业仍有一条从DUV向更先进制程逼近的技术路径。

🔬 50万倍，技术突破背后的解释

开关比超过50万的含义是，晶体管开启时流过的电流是关闭时的50万倍。这一高开关比意味着栅极对电流通道的控制力更强，有助于降低功耗和发热，是先进制程的关键。

该数字来源于GAA（全环绕栅极）架构，与传统的FinFET相比，GAA结构通过栅极从四面八方包裹电流通道，显著提高了电流控制精度，几乎杜绝了漏电。

中科院的研究团队通过这一架构，实现了在电气性能上的重大突破，为GAA技术的发展奠定了基础。

📐 DUV光刻机的账本被重新算了一遍

DUV光刻机与EUV光刻机之间存在着分辨率上的巨大差距。DUV光刻机的分辨率不足以直接刻画3nm级电路，通常需要通过多重曝光和浸没式DUV来提升工艺水平至7nm。然而，中科院的研究通过放宽晶体管间距来保持性能，使得DUV路线理论上可以接近3nm等效性能。

`mermaid

graph TD

A["DUV光刻机"] --> B["多重曝光"]

B --> C["7nm级常规极限"]

C --> D["放宽晶体管间距"]

D --> E["3nm等效理论窗口"]

`

这一逻辑打破了过去十年全球先进制程依赖EUV的剧本，为国产先进制程提供了新的思路。

⚠️ 前道只是第一关

尽管前道FEOL环节取得了突破，但中道的金属互连和后道的M0层布线并未从中受益。互连层带来的延迟和损耗可能会抵消前道取得的性能优势。因此，晶体管架构的突破需要与互连工艺、材料和设备的改进同步进行。

`mermaid

graph TD

A["前道FEOL晶体管"] --> B["中道MEOL互连"]

B --> C["后道BEOL布线"]

C --> D["成品芯片"]

`

🧭 从实验室到产线，隔着良率

实验室验证了架构可行性，但要将这一技术应用于产线，还需要解决工艺整合、良率等问题。以下是关键节点：

• MEOL互连方案
• BEOL布线验证
• 密度与成本
• 从器件到电路

🌏 这条缝背后，是整个产业链的押注

这次突破验证了在没有EUV的条件下，中国芯片产业仍有一条从DUV向更先进制程逼近的技术路径。这一突破将重估DUV存量设备的价值，上调晶体管架构研究的优先级，并使MEOL和BEOL成为下一个焦点。

尽管从器件级验证到晶圆级整合还有很长的路要走，但这一突破证明了这条路在物理上的可行性，为产业链的未来发展提供了方向感。

小结：中科院的GAA突破，为DUV路线提供了新的可能性，但真正实现3nm等效性能，还需要克服众多技术挑战。这条路径的成功，将取决于中后道工艺的改进和产业链的整体协同。