没EUV的长鑫，把DUV榨出了最后一滴油

没有EUV，不等于没有未来。

10月12日，据快科技报道，长鑫科技下一代内存技术平台G6的预测指标在X平台流出。技术人士Frederick Chen给出的数据显示：G6仍将坚持DUV光刻路线，芯片单元面积却要从G5代的0.00128205平方微米压到0.000896平方微米——整整缩减30%，最快2028年推出。

在EUV被卡在门外的现实下，这不是一份普通的路线图，而更像一份「极限生存宣言」：用193纳米浸没式光刻机，把别人的1纳米级EUV打法，硬生生翻译成DUV的语言。

本文试图回答三个问题：长鑫是怎么把DUV榨到极限的？键合工艺为什么是G6真正的胜负手？以及，这条路线能把中国DRAM带到哪里？

📉 30%的面积缩减，是DUV的物理极限艺术

先看一组枯燥但关键的数字。

DRAM最核心的成本变量是单元面积，面积每缩一分，同尺寸晶圆切出的die就多一分，单位容量成本就降一分。G5代长鑫的单元面积是0.00128205平方微米，G6要压到0.000896平方微米，降幅30%。

这30%从哪来？答案是间距的全面收紧：

问题在于，DUV光刻机单次曝光的分辨率是有物理天花板的。193纳米浸没式（193i）在极限状态下的单次图形能力，撑不起20纳米级的间距，怎么办？用多重图案化「拆」出来。

按照流出方案，G6的核心手段是自对准四重图案化（SAQP）——把一层图形经四次工艺循环拆解成更细的线条，部分层级则用相对成熟的自对准双重图案化（SADP）。光刻胶方案同步升级：AA切割层从193i LE4升级为193i LE4或X-SADP，位线接触层也引入X-SADP选项。

一句话概括：单次画不出来，就画四次。

这在产业上意味着什么？意味着成本结构的重构。SAQP工序数倍于普通曝光，对良率、对准精度、产能吞吐都是三重考验——同样的晶圆投入，产出效率天然打折。业内一句流传很广的调侃是：DUV做先进制程，不是技术不行，是工序贵到怀疑人生。长鑫选择这条路，不是不知道贵，而是没得选之后的全力以赴。

而能把DUV用到SAQP级别还敢承诺30%缩减，本身就说明一件事：长鑫的工艺工程能力，已经摸到了193i这代设备的理论边界。这不是采购能买来的，是无数轮流片试出来的。

🔗 键合登场：G6真正的胜负手不在光刻

如果只盯着面积数字，你可能低估了G6。

这份方案里最关键的技术变量，藏在M0层的一行标注里——「193i LELE bonded」。bonded，意思是键合。这是长鑫首次在DRAM量产平台中引入晶圆级混合键合（Hybrid Bonding）工艺：把DRAM存储阵列与外围逻辑电路解耦，各自独立制造，再用键合方式堆叠互联。

为什么要解耦？这里有一个存储行业的经典矛盾。

传统2D DRAM里，存储单元和外围电路（读放、译码、逻辑控制）挤在同一层晶圆上，二者互相「抢地盘」：阵列想缩小，外围就得跟着缩，但CMOS逻辑的缩放节奏和DRAM电容结构完全不同步，最后互相拖累。

解耦键合的思路是干脆分家——阵列晶圆用DRAM工艺做到极致微缩，逻辑晶圆用CMOS工艺独立优化，然后面对面堆叠起来。地盘分开了，各自都能放开手脚。

这个判断并非外界猜测。长鑫科技总裁曹堪宇在第四届集成芯片和芯粒大会上说得非常明确：4F²架构的核心突破之一，就是把DRAM与CMOS工艺解耦，再通过晶圆级混合键合实现高速互联——这是DRAM从二维缩放迈向三维集成的关键转折点。他还给出了时间承诺：今年年底，长鑫将推出融合该技术的新一代DDR5 RDIMM产品。

用一张图看这条技术链路：

读懂这张图，你就读懂了G6的真正野心：面积缩减30%只是这一代的成绩单，解耦+键合才是为下一世代铺的路。换句话说，G6是长鑫从「跟随式缩放」切换到「结构性创新」的换乘站。

🗺️ 6F²的最后一舞，与3D DRAM的赛点

材料里还有一个容易被略过、但信息量极大的表述：G6可能是6F²内存芯片结构的最后一代产品。

需要先补一个背景。DRAM单元结构从8F²向6F²、再到4F²演进，F就是最小特征尺寸，系数越低，单元越紧凑。4F²被视为平面DRAM的理论极限——每一个最小单元只占4个F的面积，缩无可缩。而要抵达4F²，几乎只有解耦键合这一条路，因为垂直方向的电容结构必须「藏」到逻辑电路上方去。

长鑫的布局是两条腿走路：

第二条腿更激进：据披露，长鑫已提前布局3D内存技术，其3D DRAM堆叠层数可达64层以上。如果G7真如预测转向4F²结构或3D架构，那意味着长鑫计划在2030年前后，完成从「平面追赶」到「维度换道」的身份转变。

这个逻辑值得展开讲透。平面时代，DRAM的技术差距本质上是「工艺代差」——三星、SK海力士用EUV一代代往前缩，后来者永远在追上一代。但3D DRAM是另一个游戏：它更像NAND闪存走过的路，靠堆叠层数而非线宽微缩取胜。当游戏规则从「谁的光刻更细」变成「谁的键合良率更高、堆叠架构更优」，代差的护城河就会被重新洗牌——大家站在同一条起跑线附近。

对于设备受限的长鑫，这是一条务实且聪明的路：不跟对手比谁的枪更精，而是换一块大家都没打过的新地图。

⚖️ 产业逻辑：极限条件下的路线自洽

把G6的方案串起来看，你会发现它内部高度自洽，甚至可以说每一环都在为「没有EUV」这个前提服务。

第一环，DUV+SAQP是在设备天花板下的最优解：不追求单次曝光的极限，而是用工艺次数换分辨率，用良率管理换成本。第二环，SAQP带来的成本膨胀，由键合解耦来对冲——阵列与逻辑分开做，各自用最经济的工艺点，整体成本曲线反而可能更优。第三环，键合打通之后，4F²和3D就是自然延伸，长鑫在2028年G6上练的键合手艺，直接就是2030年后G7的生产力工具。

据多位接近产业链的人士观察，存储大厂对键合路线同样在加码布局，晶圆级混合键合正在从先进封装概念变成存储器的主流选项——这意味着设备与材料供应链上，键合机、临时键合胶、超薄晶圆处理等环节，将迎来一轮确定性的需求扩张。对国产设备链而言，这是一个与存储客户共同成长的时间窗口。

还要看到时间维度上的策略性。2028年G6、2030年后G7——长鑫给自己留了两代产品的窗口期。在这五年里，DRAM行业的竞争焦点会从「1α、1β、1γ」这类节点命名战，逐步转向HBM堆叠、定制化DRAM与3D架构的军备竞赛。对于所有玩家，这都是一轮重新发牌。长鑫赶在洗牌前完成键合技术的量产验证，时机卡得相当精确。

当然，硬币的另一面不能回避：SAQP的良率爬坡、混合键合的量产成熟度、64层以上3D DRAM的成本曲线，每一个都是硬仗。预测指标流出不等于量产指标兑现，2028年前后的实际交付能力，才是检验这套路线图的唯一标准。

结语：被限制的，往往也在被倒逼

回头看这份G6方案，最值得玩味的不是30%的缩减，也不是键合的登场，而是整条技术路线呈现出的一种气质：在约束条件下，把每一步都走成了下一步的铺垫。

DUV榨到极限，榨出来的是SAQP的工艺 know-how；键合首次登场，赌的是4F²和3D的入场券；G6收官6F²，转身就是三维集成的起跑。这不是一个追赶者的被动防守，而更像一次带着镣铐的主动换道。

存储行业的历史反复证明一件事：每一次技术范式的切换，都会重新分配座次。平面缩放时代的三强格局，未必能原样复制到3D DRAM时代。2028年的G6和2030年后的G7，就是长鑫递给这个行业的第一张新名片。

被限制的路走不通，但被倒逼出来的路，有时反而走得更笃定。长鑫的这盘棋，值得每一个关注半导体产业链的人持续盯下去。