业绩说明会关键数字
📋 总体概括
台积电在业绩说明会上敲定A14路线:2027年风险试产、2028年量产,客户参与度已超同期2纳米。本文拆解2纳米放量与毛利率代价、A16背面供电的技术逻辑、先进封装的一体两面,以及对产业链的三点推演。
📄 正文
10月16日的业绩说明会上,台积电把一张2028年的船票提前摆上了柜台——A14制程,2027年风险试产,2028年量产。
比时间表更有信息量的,是董事长兼首席执行官魏哲家那句轻描淡写的表态:A14在相同开发时间点获得的客户参与程度,高于当年的2纳米。翻译成人话:客户比台积电还急。
这不是一次例行的产能播报,而是AI算力军备竞赛下,芯片产业决策节奏被整体前移的一个信号。下面拆开看。
📈 2纳米:从发布会走进了财报
每一条先进制程,都是先烧钱、后赚钱的曲线。
根据说明会披露的信息,2纳米制程已经在2025年第四季度以不错的良率进入量产,目前在新竹和高雄的多期晶圆厂同步提升产能。台积电给出的指引相当激进:2027年全年产能,预计比2026年翻一倍以上。
驱动因素没有悬念——智能手机、高性能计算和AI芯片。值得注意的是,台积电的扩产方式不只有「加设备、加厂房」这一条笨办法,还明确提到要通过提升制造效率来增加每座晶圆厂的实际产出。同一座厂,挤出更多有效产能,这是成熟代工厂才有的精细化打法。
但放量的代价也直接写进了财报:2纳米的快速爬坡,已经在今年第三季度造成1.3个百分点的毛利率稀释,并且第四季度仍是影响毛利率的关键变量。市场原本盯着的另一个问题是——2纳米能否在第四季度占到双位数的营收占比,台积电没有给出具体预测。
| 节点 | 关键技术 | 状态 | 时间点 |
|---|---|---|---|
| 2纳米 | 纳米片晶体管 | 量产中,产能爬坡 | 2025年Q4量产 |
| N2P | 2纳米性能增强版 | 推进量产 | 今年下半年 |
| A16 | 纳米片+背面供电 | 研发推进 | 未披露 |
| A14 | 第二代纳米片 | 产能准备中 | 2027试产、2028量产 |
这里的产业逻辑很直白:先进制程的量产曲线,本质是一张「毛利率先抑后扬」的承诺书。良率学习曲线越陡、客户结构越优质,稀释期越短。台积电敢在2纳米尚未回血时就启动A14产能准备,说明管理层对需求端的确定性有足够信心——或者说,客户已经用订单投过票了。
🔋 A16与N2P:下一波的三根支柱
背面供电不是参数表上的花活,是AI芯片的续命手段。
按台积电的节奏,这一代的核心节点是A16:它把纳米片晶体管和背面供电技术Super Power Rail整合在一起,主要面向信号布线复杂、供电密度高的AI和高性能计算芯片。再叠加今年下半年量产的N2P,共同构成台积电下一波先进制程的三个主力。
为什么背面供电越来越关键?因为AI芯片的瓶颈正在从晶体管密度转向「电怎么送进去、信号怎么走通」。芯片正面的金属布线就那么多,供电网络和信号网络挤在同一边,越往下走越堵。把供电搬到晶圆背面,正面让给信号布线,这是物理层面的疏堵工程——对动辄几百条供电轨的大芯片,收益是实打实的。
换句话说,A16的卖点不是「更小」,而是「更会供电」。这正好命中AI芯片当下最痛的位置。
⏳ A14:客户这次抢着上船
客户参与度,是比时间表更贵的情报。
A14的时间表这次正式敲定:2027年展开风险性试产,2028年量产,采用第二代纳米片晶体管,相比2纳米又前进一个完整世代,台积电已经开始准备A14的产能。
真正值得咀嚼的是魏哲家的那句话:A14在相同开发时间点,客户参与程度高于2纳米。要知道,2纳米当年的客户参与度已经不低——那可是各家旗舰手机SoC和AI加速器排队抢首发的一代。如今A14还要更早、更深地介入,只有一种解释:客户对AI算力和能源效率的要求,还在加速提升。
2纳米量产
2纳米产能爬坡
N2P下半年量产
2纳米产能翻倍
A14风险试产
A14量产
放到竞争格局里看,这条产品线的位置很清晰:
从产业逻辑上讲,「客户更早介入」意味着几件事同时发生:设计前置——大客户在制程定型前就开始联合定义PDK和设计规则;预算前置——风险试产阶段的晶圆和工程资源是要提前锁的;产能前置——A14的产能准备,某种意义上是客户用未来订单预订出来的。据多位接近供应链的人士说法,头部AI芯片公司近两年的制程决策周期明显压缩,上一代还在爬坡,下一代的设计冻结已经在排队。
制程竞赛的节奏,正在从「代工厂推出、客户跟进」变成「客户倒逼、代工厂提前」。台积电只是把这个变化,第一次公开讲了出来。
📦 先进封装:一体两面的另一半
以后看代工厂产能,不能只数晶圆,还得数封装。
说明会上另一个容易被略过的信息点:先进封装在同步往大尺寸推。魏哲家提到,台积电目前已具备五倍光罩尺寸的整合能力,且良率表现不错。
五倍光罩尺寸是什么概念?意味着单颗整合封装里可以放下远超过去极限的硅面积——多个计算晶粒、大容量缓存、HBM堆叠,全部整合在一个大型中介层上。这正是AI芯片走向大型中介层、多晶粒和三维堆叠的必然路径。
{"type":"dashboard
本文由本站 AI 辅助聚合生成,原始来源如下: