没有EUV，3nm芯片先看到了门缝

没有EUV光刻机，就造不出先进制程芯片——这条被讲了多年的“铁律”，最近被中科院撬开了一条缝。

2024年9月18日，据快科技等媒体报道，中国科学院微电子研究所团队公布了一种新型全环绕栅极（GAA）晶体管架构，在DUV光刻机上实现了开关比超过50万倍（5×10⁵）的性能表现，理论上可解锁“3nm等效”性能。该成果以研究论文形式发表于国际电子器件领域期刊《IEEE Electron Device Letters》（2024年），可在IEEE Xplore数据库检索验证。消息一出，产业圈的反应很分裂：有人高呼“卡脖子解了”，也有人冷冷丢下一句“理论窗口而已”。

我们的判断介于两者之间：这是一次真实的技术突破，但它打通的只是先进制程漫长流水线里的第一段。前道通了，中道和后道还在排队。这条路径的方向是对的，但离“走通”还有硬仗要打。

🔬 50万倍开关比，到底是个什么概念

先讲清楚这次突破的核心数字。

开关比，指的是晶体管“开启”时流过的电流与“关闭”时漏电流的比值。中科院这次做到的开关比超过50万倍（5×10⁵），意味着开启态电流是关闭态漏电的50万倍以上——管子该导电时痛快导电，该关断时几乎纹丝不动。

这个指标为什么重要？因为在3nm级别的尺度上，晶体管的沟道已经短到电子会“抄近道”——量子隧穿效应让电流在没有栅极允许的情况下偷偷渗透。漏电一多，芯片的静态功耗爆炸、发热失控、良率崩盘。开关比，本质上衡量的是栅极对电流通道的“掌控力”。

从IEEE电子器件领域已公开的文献看，这一量级的开关比在同类DUV制备的GAA器件中，处于领先水平。

更关键的细节是：这些晶体管是用DUV光刻机制造的。

据论文披露的器件关键参数：

• 沟道材料：硅基纳米片（Si nanosheet）沟道，配合高k/金属栅结构；
• 工艺与尺寸：采用193nm浸没式DUV光刻，结合自对准多重图形化工艺制备；物理栅长仍在数十纳米量级，并未真的刻出3nm线宽；
• 电学指标：在1V量级漏源电压的标准测试条件下，开关比大于5×10⁵，栅控能力逼近物理极限。

这里必须把“3nm等效”这个概念说透：它不是指物理特征尺寸做到了3nm，而是指通过架构设计，让放宽光刻间距后的器件，其电学指标（开关比、亚阈值摆幅、栅控能力等）对标3nm节点晶体管的参考水准。换句话说，是“性能等效”，不是“线宽等效”。

DUV（深紫外）光刻机的分辨率，物理上限摆在那里，通常靠多重曝光和浸没式工艺做到7nm级别。直接刻画3nm级电路？物理上不可能。中科院的做法是绕开分辨率本身——通过放宽晶体管间距来保持性能，用架构设计弥补光刻精度，为DUV路线打开了通往3nm等效性能的理论窗口。

一句话：光刻机“画”不了那么细，那就让电路自己“站”得更稳。

🧠 从捏水管到攥水管：GAA凭什么

要看懂这次突破，得先弄明白GAA晶体管和传统FinFET的区别。

FinFET是2011年英特尔在22nm节点引入的架构，至今仍是主流。它把晶体管沟道做成竖起的“鳍片”，栅极从两侧包裹住沟道。打个比方：FinFET像用两根手指捏住水管，GAA是用整只手攥住水管。

GAA（Gate-All-Around，全环绕栅极）把沟道做成一根根水平堆叠的纳米线或纳米片，栅极从四面八方360度包裹电流通道。漏电被最大程度抑制，栅极控制力接近物理极限。

两种架构的对比一目了然：

产业界对GAA并不陌生。三星早在3nm节点率先量产GAA，台积电也将在2nm节点（N2，计划2025年量产）切换到GAA架构——这是全行业公认的下一代晶体管形态。

但中科院这次工作的价值不在“做了GAA”，而在“用DUV做了GAA，还做出了顶级开关比”。国际大厂的GAA产线全部依赖EUV光刻机，而中国目前无法获得EUV。用被限制的设备，做出逼近先进制程的器件——这才是这次突破真正的分量。

⚠️ 别急着庆祝：中道和后道还没交卷

金句说完了，泼冷水的部分来了。

一颗芯片从设计图变成实物，要经过三个环节：前道（FEOL）负责在晶圆上制造晶体管本身；中道（MEOL）负责把晶体管通过金属互连连接起来；后道（BEOL）完成多层金属布线和封装前的工序。

用一条产业链图来看会更清楚：

看明白了吗？中科院的新晶体管解决的是前道环节的瓶颈——晶体管本身可以做得更强。但中道的金属互连和后道的M0层布线，并没有从这项成果中受益。

为什么这是个问题？因为在先进制程中，互连层的密度和延迟已经开始反噬晶体管带来的性能收益。晶体管做得再快，如果金属连线跟不上，信号传输的电阻电容损耗会把性能红利吃掉一大块。这也是为什么台积电、英特尔这些巨头近年来拼命在背面供电（BSPDN）等互连技术上投入——后摩尔时代，互连和晶体管同样重要。

从台积电、英特尔公开披露的工艺资料看，中后道环节对光刻和刻蚀的精度要求同样苛刻，且涉及的材料体系、设备组合与前道差异不小——DUV路线在中后道面临的挑战，未必比前道更轻松。

所以冷静的结论是：这次突破验证了“可能性”，但离“可制造性”之间，还隔着中后道两道关卡。

📈 把镜头拉远：中国芯的DUV路线图

理解这次突破的战略意义，需要把它放回中国芯片产业这几年的坐标里。

整个行业的晶体管架构演进，是一条清晰的单行道：平面晶体管→FinFET→GAA。这条路上的“门票”是设备——EUV光刻机几乎成了7nm以下制程的代名词，而EUV恰恰是中国大陆目前无法获得的设备。

中科院这次突破的战略含义在于：它证明在缺少EUV的条件下，中国芯片产业仍有一条从DUV向更先进制程逼近的技术路径。

这条路径的核心逻辑是“以架构换分辨率”：不追求光刻机画得更细，而是通过晶体管结构设计，让放宽间距后的电路依然保持先进性能。用工程语言说，这是一次典型的“非对称突破”——不在对手最强的维度上硬拼，而是重新定义竞争的维度。

当然，对这类成果保持敬畏的同时也要保持清醒。实验室的器件参数到量产线的产品良率之间，隔着材料、设备、工艺整合、成本控制的万水千山。一颗晶体管的突破，到一颗芯片的量产，中间还有EDA设计、IP生态、晶圆厂的工艺整合能力等一整条链要补。理论窗口打开，不代表路已经铺好——但至少，路的方向被证明存在。

💡 结语：门缝虽小，光线是真的

回头看这次中科院的GAA突破，三点值得记住：

第一，技术成色是真的。DUV路线做到超50万倍开关比的GAA晶体管，成果已发表于《IEEE Electron Device Letters》，在全球范围内都是硬核成果。

第二，瓶颈也是真的。前道通了，中道MEOL的金属互连和后道BEOL的M0层布线仍未受益，这是下一阶段的战场。

第三，路径意义大于单点意义。它验证了中国芯片产业在设备受限条件下，靠架构创新逼近先进制程的可行性。

半导体产业的竞争从来不是百米冲刺，而是没有终点的马拉松。每一次“理论窗口”的打开，都是这场比赛里一次实打实的配速变化。门缝虽小，但光线是真的——接下来要做的，是把门缝推成门。

（本文事实部分依据2024年9月18日快科技报道及《IEEE Electron Device Letters》相关论文，器件参数以论文披露为准；“3nm等效”为电学性能对标概念，非物理线宽。推演部分为作者观点，欢迎同行拍砖。）