不靠EUV，中科院摸到3nm的门缝

9月18日，快科技援引报道称，中国科学院公布了一种新型全环绕栅极（GAA）晶体管架构——在DUV光刻机上实现了开关比超过50万倍的性能，理论上可解锁3nm等效性能。

一句话概括这次突破的分量：它证明了一条不依赖EUV光刻机、从DUV向3nm等效性能逼近的技术路径在理论上存在。

但注意，只是理论上。芯片制造是一整条流水线，中科院这次只拧开了最前面那一节阀门。这篇文章就把这件事拆开讲清楚：突破在哪、卡在哪、后面还有多远。

🔬 从捏水管到攥水管，GAA为什么是必经之路

每次先进制程的节点之争，本质都是晶体管结构的换代。

先看一个素材里给的绝佳比方。传统FinFET晶体管控制电流，像是用两根手指捏住水管——能捏住，但侧面总有些缝隙，电流会从指缝里漏出去。而GAA（全环绕栅极）晶体管，是用整只手把水管攥在掌心，栅极从四面八方包裹住电流通道，几乎杜绝了漏电。

这不是玄学，是可以量化的差距：

所谓开关比超过50万，意思是这颗晶体管开启时流过的电流，是关闭状态下的50万倍。数字越夸张，说明「开」和「关」的界限越分明——这对芯片意味着更低的漏电功耗、更清晰的逻辑状态，是迈向更先进制程的电气基础。

把发布会话术翻译一下：GAA不是中科院发明的，它是全球晶圆厂在FinFET之后公认的下一代晶体管方向，三星、台积电等头部玩家都已入局。中科院这次真正的新闻点不在GAA本身，而在于用什么样的设备把它造了出来——这才是后面几节要展开的重点。

业内私下流传一句半开玩笑的话：晶体管结构是设计者的自由，光刻机的分辨率才是物理老师的规矩。中科院这次，就是在规矩里给设计者的自由抢出了一寸空间。

📉 50万倍开关比背后的算术题

接下来看最硬核的部分：DUV凭什么能摸到3nm的门槛。

先交代背景。光刻机按光源分代，DUV光刻机分辨率天然不足，要直接刻画3nm级别的电路图形，物理上做不到。行业现行的做法，是通过浸没式DUV叠加多重曝光，把分辨率「磨」到7nm级别——这已经是DUV路线的传统天花板。

中科院新架构的聪明之处，恰恰是不去硬磕分辨率：

逻辑链条是这样的：既然DUV刻画不出3nm级别的精密图形，那就反过来，放宽晶体管之间的间距——让图形变得「好刻」——同时靠GAA全环绕栅极带来的极强电流控制能力，把放宽间距损失的电气性能补回来。用设计换工艺，用架构换分辨率。

打个通俗的比方：EUV路线是把刀磨得更快，刻出更细的花纹；中科院这条路线是花纹刻得粗一点，但把每一刀的力道控制做到极致，整体效果逼近细刀。开关比超50万倍，就是这个「力道控制」的量化证明。

这条路径的产业含义不小。它把「3nm」从一道光刻机壁垒，部分转化成了一道架构设计题——而架构设计，恰恰是国内相对更有积累的环节。

不过，冷静的话要说在前面：等效性能不等于等效制程，理论窗口不等于量产窗口。中间还隔着两道硬关卡。

⚠️ 只走通三分之一，MEOL和BEOL才是天花板

一颗粒子芯片的诞生，要过三道关：前道（FEOL）、中道（MEOL）、后道（BEOL）。

拆开看更直观：

问题就出在这。中科院的新晶体管架构解决的是前道环节的瓶颈——晶体管本身做得再漂亮，芯片最终要靠密密麻麻的金属线路把这些晶体管连起来才能工作。而MEOL的金属互连和BEOL的M0层布线，同样依赖光刻分辨率，同样没有从这次架构创新中分到红利。

换句话说，晶体管间距放宽了，但互连线路该多细还是得多细。前道的门开了，中道和后道的墙还立在那。

据多位接近产业链的人士观察，这正是国产先进制程讨论中最容易被忽略的一环：舆论焦点总在光刻机上，但互连环节的工艺积累、材料体系和设备配套，同样是系统工程。业内流传一句话——光刻机决定下限，互连决定天花板。

中科院方面也明确，MEOL和BEOL环节的瓶颈，将是这条路径能否真正走通的关键。这句话应该读作判断，而不是客套。

🧭 换一条腿走路的产业账本

把镜头拉远，看这次突破在产业棋局里的位置。

在当前设备获取受限的客观环境下，中国芯片产业能拿到的最先进光刻设备就是DUV。此前业界的主流判断偏悲观：DUV的传统天花板在7nm级别，再往上走，成本和良率都会急剧恶化——多重曝光次数翻倍，意味着时间、成本、缺陷率同步上升。

中科院这次突破的价值，首先是验证了存在性：在缺少EUV的条件下，确实存在一条从DUV向更先进制程逼近的技术路径。这在产业信心层面的意义，不亚于技术本身。

但也要把账算冷静。从理论窗口到量产窗口，中间至少隔着三步：新架构从实验室走向工程化、中后道互连环节的配套攻关、以及最终良率与成本的验证。任何一步卡住，理论上的3nm等效就停留在论文里。尤其是成本——如果DUV路线为弥补分辨率付出的多重曝光和架构复杂度，让单颗芯片成本反超EUV方案，商业上就难以闭环。

当然，对这条路径的合理期待，本来也不该是与全球最前沿并跑，而是在受限条件下把可用性能的天花板尽量抬高。从这个标准看，方向是对的，进度是早期的。

结语：门缝已开，墙还在

回到开头那句话：中科院拧开了最前面那节阀门。

GAA架构加DUV光刻的组合，用50万倍开关比证明了「不靠EUV逼近3nm等效性能」在理论上成立，这是实打实的技术突破。但芯片制造是FEOL、MEOL、BEOL三环咬合的系统工程，中道互连和后道布线两道关卡未解，意味着这条路径目前只走通了三分之一。

接下来值得盯的两个信号：一是新架构能否从论文走向工程验证，二是互连环节是否出现配套的工艺或设备突破。门缝已经撬开了一条，但能不能走出门，取决于那两堵墙什么时候松动。对关注国产半导体的读者来说，这可能是未来两三年最值得持续追踪的技术叙事之一。